邓军勇
- 作品数：58 被引量：49H指数：4
- 供职机构：西安邮电大学更多>>
- 发文基金：国家自然科学基金陕西省自然科学基金陕西省教育厅科研计划项目更多>>
- 相关领域：自动化与计算机技术电子电信文化科学社会学更多>>
- 流水线型异构多核图形处理器的设计与原型实现
- 鉴于图形处理器的应用日趋广泛,多核SOC的研究日益迫切,本文设计了一款异构多核图形处理器HMGPU-9.HMGPU-9将9个具有不同功能和不同结构的微处理器核、大量复杂专用电路以双轨握手的流水线形式集成到一块XC6V...
- 邓军勇常立博黄光新肖灵芝李涛蒋林韩俊刚杜慧敏
- 关键词：异构多核图形处理器流水线
- 文献传递网络资源链接
- 一种实现自然对数和自然指数函数的可重构阵列结构
- 本发明涉及提出一种实现自然对数和自然指数函数的可重构阵列结构，根据实现自然对数和自然底数函数的算法，在该结构上实现两种函数的迭代运算。基于所提出的4×2的阵列结构，依次实现两种函数的8次迭代计算，通过重新配置依次输出结果...
- 山蕊吕青邓军勇张新
- 文献传递
- 2.5Gbps收发器中1:2解复用电路的设计被引量：1
- 2014年
- 在2.5 Gbps高速串行收发系统接收端中1到2解复用电路位对于降低内核工作速度,减轻设计压力,提高电路稳定性起着关键作用。本文描述了基于电流模式逻辑的解复用电路工作原理,按照全定制设计流程采用SMIC0.18um混合信号工艺完成了高速差分数据的1到2解复用,并采用SpectreVerilog进行了数模混合仿真,结果表明该电路在2.5 Gbps收发器电路中可以稳定可靠地工作。
- 邓军勇蒋林曾泽沧
- 关键词：混合仿真
- 一种自重构自演化AI芯片中的缓存结构及其芯片
- 本发明涉及一种自重构自演化AI芯片中的缓存结构及其芯片，包括：缓存控制单元用于对存储控制器MC发送的图像输入数据进行拼接处理，以及对输出缓存单元发送的图像输出数据进行重排处理，得到重排后的数据，并向存储控制器MC发送重排...
- 邓军勇贾彦亭谢晓燕闫霄山蕊朱筠杨博文鲁松涛张宇豪
- 一种基于图计算加速器的稀疏矩阵列向量比较装置
- 本发明公开一种基于图计算加速器的稀疏矩阵列向量比较装置，包括：N个比较运算电路，比较向量的所有非零元素输入第一个比较运算电路；目标向量的所有非零元素分别输入至N个比较运算电路；每一个比较运算电路包括：操作电路、直接输出模...
- 邓军勇田璞杨博文赵一迪
- 文献传递
- CMOS分频电路的设计被引量：2
- 2009年
- 本文讨论了用于高速串行收发系统接收端的时钟分频电路的设计。通过对扭环计数器工作原理的分析,提出了一种基于类扭环计数器的分频电路,该电路可以模式可选的实现奇数和偶数分频,并达到相应的占空比。所设计电路在SMIC 0.18um CMOS工艺下采用Cadence公司的Spectre进行了仿真,结果显示电路可对1.25GHz时钟完成相应分频。
- 邓军勇蒋林曾泽沧
- 关键词：分频互补金属氧化物半导体
- 一种并行的图计算加速器结构
- 本发明公开一种并行的图计算加速器结构，包括：存储器、预处理电路、控制电路、数据访问单元、调度器、混合粒度处理单元和结果产生单元；其中，预处理电路将待处理的邻接稀疏矩阵图数据转换成独立稀疏列压缩格式CSCI，连同CSCI列...
- 邓军勇莉兹·K·约翰宋爽邬沁哲杨博文田璞赵一迪
- 文献传递
- 基于“相位插值－选择”的多相正交时钟产生电路
- 一种用于高速收发器接收端的完成时钟数据恢复的多相正交时钟产生电路，包括八个相位插值兼选择电路、一个相位选择电路。相位插值兼选择电路将PLL/VCO输出的16相相位间隔π/8的参考时钟分为8组进行相位插值，生成32相相位间...
- 曾泽沧蒋林刘钊远邓军勇胡滨
- 文献传递
- 一种自重构自演化AI芯片中的缓存结构及其芯片
- 本发明涉及一种自重构自演化AI芯片中的缓存结构及其芯片，包括：缓存控制单元用于对存储控制器MC发送的图像输入数据进行拼接处理，以及对输出缓存单元发送的图像输出数据进行重排处理，得到重排后的数据，并向存储控制器MC发送重排...
- 邓军勇 贾彦亭谢晓燕 闫霄山蕊朱筠杨博文 鲁松涛 张宇豪
- 基于过采样的时钟数据恢复和串并转换电路
- 一种用于高速串行收发器接收端的基于过采样的时钟数据恢复和串并转换电路，包括锁相环模块、数据空间过采样模块、边沿检测与数据恢复模块、判决模块、时钟恢复模块、时钟分频模块和SerDes模块。数据空间过采样模块利用锁相环模块输...
- 邓军勇蒋林曾泽沧吕菱刘钊远张晋周晏
- 文献传递
