您的位置: 专家智库 > >

严冰

作品数:9 被引量:6H指数:1
供职机构:复旦大学更多>>
发文基金:国家自然科学基金国家高技术研究发展计划更多>>
相关领域:自动化与计算机技术电子电信经济管理更多>>

文献类型

  • 5篇专利
  • 2篇期刊文章
  • 2篇学位论文

领域

  • 4篇自动化与计算...
  • 2篇电子电信
  • 1篇经济管理

主题

  • 7篇存储器
  • 5篇动态随机存储...
  • 5篇随机存储器
  • 5篇EDRAM
  • 4篇刷新
  • 3篇嵌入式
  • 2篇等效
  • 2篇自测试
  • 2篇内建自测试
  • 2篇寄生电容
  • 2篇MOS电容
  • 1篇营销
  • 1篇营销体系
  • 1篇制造业
  • 1篇自测
  • 1篇自测系统
  • 1篇自优化
  • 1篇竞争力
  • 1篇竞争优势
  • 1篇计数

机构

  • 9篇复旦大学

作者

  • 9篇严冰
  • 7篇林殷茵
  • 5篇孟超
  • 4篇程宽
  • 4篇董存霖
  • 4篇马亚楠
  • 3篇解玉凤
  • 1篇袁瑞

传媒

  • 1篇半导体技术
  • 1篇固体电子学研...

年份

  • 2篇2013
  • 3篇2012
  • 3篇2011
  • 1篇2008
9 条 记 录,以下是 1-9
排序方式:
自动优化存储器性能的可编程内建自测系统和方法
一种自动优化存储器性能的可编程内建自测系统的内建自测系统和方法,所述方法包括以下步骤:在一种测试工作方案下对存储器进行测试,故障计数与暂存模块(110)记录在此过程中检测到的故障数量;改变测试工作方案,重复上述操作;当遍...
林殷茵严冰
高速嵌入式动态随机存储器可编程内建自测试设计及优化
在现代SoC中,嵌入式存储器已经取代逻辑电路占据了芯片的绝大部分面积。而随着便携式移动电子设备的快速发展,嵌入式存储器的一个分支——嵌入式动态随机存储器又以其高存储密度和低功耗得到了越来越广泛的应用。在这种情况下,整个芯...
严冰
一种交错并行隐式刷新增益单元eDRAM设计被引量:5
2011年
设计了一种与逻辑工艺兼容的64 kb高速高密度嵌入式增益单元动态随机存储器(eDRAM)。该存储器单元通过结构和版图的优化,典型尺寸为同代SRAM的40%。高低阈值管的引入分别改善了单元的读取速度和数据保持时间。同时交错并行隐式刷新机制利用增益存储单元读、写端口独立的结构和操作特性,配以合适的时序和仲裁机制,使得在无额外通信信号和握手接口下,实现刷新与访问互不影响,数据访问率达到100%。相比其他隐式刷新技术,该技术不需要过大的外围开销即可完成访问带宽加倍。芯片用SMIC 0.13μm CMOS工艺实现,大小为1.35 mm×1.35 mm。
孟超严冰林殷茵
关键词:嵌入式动态随机存储器
制造业如何通过提供服务进一步提升竞争优势
作为国内排名第一的传统制造业企业,宝钢集团在2007年下半年确立了新一轮发展的战略目标,这就是:到2012年,形成8000万吨的产能规模;集团公司实现销售收入500亿美元以上,利润总额达到50亿美元以上;宝钢钢铁主业综合...
严冰
关键词:钢铁产业供应链竞争优势营销体系国际竞争力
带MOS电容的增益单元eDRAM单元、存储器及制备方法
本发明提供一种增益单元eDRAM单元、存储器及制备方法,属于嵌入式动态随机存储器(eDRAM)技术领域。该发明提供的增益单元eDRAM单元在存储节点处增加一个MOS电容,从而提高增益单元eDRAM单元的数据保持时间,降低...
林殷茵董存霖孟超程宽马亚楠严冰
一种增益单元eDRAM单元、存储器及操作方法
本发明属于动态随机存储器技术领域,具体为一种增益单元eDRAM单元、存储器及其操作方法。本发明提供的增益单元eDRAM单元是在写MOS晶体管、读MOS晶体管、写字线、写位线、读字线、读位线、等效寄生电容的基础上,增加耦合...
林殷茵孟超董存霖程宽马亚楠严冰解玉凤
带MOS电容的增益单元eDRAM单元、存储器及制备方法
本发明提供一种增益单元eDRAM单元、存储器及制备方法,属于嵌入式动态随机存储器(eDRAM)技术领域。该发明提供的增益单元eDRAM单元在存储节点处增加一个MOS电容,从而提高增益单元eDRAM单元的数据保持时间,降低...
林殷茵董存霖孟超程宽马亚楠严冰
一种增益单元eDRAM单元、存储器及操作方法
本发明属于动态随机存储器技术领域,具体为一种增益单元eDRAM单元、存储器及其操作方法。本发明提供的增益单元eDRAM单元是在写MOS晶体管、读MOS晶体管、写字线、写位线、读字线、读位线、等效寄生电容的基础上,增加耦合...
林殷茵孟超董存霖程宽马亚楠严冰解玉凤
一种高速增益单元存储器的内建自测试方案被引量:1
2012年
介绍了一种用于测试高速增益单元嵌入式动态随机存储器的内建自测试方案。该方案包括了指令集设计和体系结构设计。四级指令流水线的引入使全速测试成为可能。该设计方案可以通过执行不同的测试指令,对待测存储器执行多种类型的测试,从而达到较高的故障覆盖率。该内建自测试模块被集成在了一个存储容量为8kb的增益单元嵌入式动态随机存储器芯片中,并在中芯国际0.13μm标准逻辑工艺下进行了流片验证。芯片测试结果表明,该内建自测试方案可以在多种测试模式下对待测存储器执行全速测试,提高了测试速度,降低了对自动测试设备的性能要求,提高了测试的效率。
严冰解玉凤袁瑞林殷茵
关键词:内建自测试
共1页<1>
聚类工具0